a. Mengetahui jenis-jenis rangkaian aritmatika
a. Gerbang Logika XOR
Gambar 1 Gerbang Logika XOR
X-OR adalah singkatan dari Exclusive OR yang terdiri dari 2 Masukan (Input) dan 1 Keluaran (Output) Logika. Gerbang X-OR akan menghasilkan Keluaran (Output) Logika 1 jika semua Masukan-masukannya (Input) mempunyai nilai Logika yang berbeda. Jika nilai Logika Inputnya sama, maka akan memberikan hasil Keluaran Logika 0.
b. Gerbang Logika AND
Gambar 2 Gerbang Logika AND
Jenis Gerbang AND atau AND Gate adalah salah satu jenis gerbang logika yang membutuhkan dua atau lebih masukan (input) untuk kemudian hanya menghasilkan satu keluaran (output).
Pada Gerbang Logika AND, simbol yang digunakan untuk pengoperasiannya adalah tanda titik (.) atau bahkan tidak memakai tanda sama sekali. Contoh pengoperasiannya yaitu : Z=X.Y atau Z = XY.
c. Gerbang Logika Inverter
Pada Gerbang Logika AND, simbol yang digunakan untuk pengoperasiannya adalah tanda titik (.) atau bahkan tidak memakai tanda sama sekali. Contoh pengoperasiannya yaitu : Z=X.Y atau Z = XY.
c. Gerbang Logika Inverter
Gambar 3 Gerbang Logika Inverter
Gerbang NOT hanya memerlukan sebuah Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang NOT disebut juga dengan Inverter (Pembalik) karena menghasilkan Keluaran (Output) yang berlawanan (kebalikan) dengan Masukan atau Inputnya. Berarti jika kita ingin mendapatkan Keluaran (Output) dengan nilai Logika 0 maka Input atau Masukannya harus bernilai Logika 1. Gerbang NOT biasanya dilambangkan dengan simbol minus (“-“) di atas Variabel Inputnya.
d. Gerbang Logika OR
d. Gerbang Logika OR
Gambar 4 Gerbang Logika OR
Gerbang OR memerlukan 2 atau lebih Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang OR akan menghasilkan Keluaran (Output) 1 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin menghasilkan Keluaran (Output) Logika 0, maka semua Masukan (Input) harus bernilai Logika 0.
Simbol yang menandakan Operasi Logika OR adalah tanda Plus (“+”). Contohnya : Z = X + Y.
e. Gerbang Logika NAND
Gambar 5 Gerbang Logika NAND
Arti NAND adalah NOT AND atau BUKAN AND, Gerbang NAND merupakan kombinasi dari Gerbang AND dan Gerbang NOT yang menghasilkan kebalikan dari Keluaran (Output) Gerbang AND. Gerbang NAND akan menghasilkan Keluaran Logika 0 apabila semua Masukan (Input) pada Logika 1 dan jika terdapat sebuah Input yang bernilai Logika 0 maka akan menghasilkan Keluaran (Output) Logika 1.
Gerbang logika biasa dapat dirangkai satu sama lain untuk menghasilkan penambahan dan pengurangan yang biasa disebut dengan rangkaian aritmatika (Aritmetic Circuit). Rangkaian aritmatika terdiri dari half-adder, full adder, half-substractor, dan full substractor yang akan kita bahas satu persatu.
a. half-adder
Half-adder adalah rangkaian aritmatika yang digunakan untuk menjumlahkan dua buah bit. Rangkaian ini terdiri dari dua buah keluaran yang satu untuk jumlah dan satu lagi untuk pindahan. Gambar 5 adalah tabel kebenaran dan gambar 6 adalah simbol blok.
Gambar 6 Tabel kebenaran
Gambar 7 Simbol Blok
Bentuk Boolen dari penambahan tersebut adalah S= Ā. B + A. ͞B dan Pembawa adalah C=A . B. Bila dilihat dari tabel kebenaran terlihat bahwa penjumlahan memiliki pola seperti gerbang logika XOR dan Pembawa memiliki pola seperti AND sehingga kita hanya membutuhkan sebuah gerbang logika XOR 2-Masukkan untuk menghasilkan keluaran jumlah tersebut dan sebuah gerbang logika AND 2-Masukkan untuk menghasilkan keluaran Pembawa tersebut. Sehingga Half-adder memiliki gerbang logika seperti digambar 8.
Gambar 8 Diagram logika half-adder
Selain rangkaian diatas half-adder juga bisa dibuat dengan gabungan dari beberapa gerbang NAND seperti gambar berikut.
Gambar 9 Diagram Logika half-adder dengan gerbang NAND
b. Full-adder
Full-adder adalah rangkaian aritmatika yang dapat digunakan untuk menjumlahkan 3 bit untuk menentukan jumlah dan pembawa pada output. Full-adder digunakan untuk semua harga bagian biner kecuali bagian 1-an. Full-adder memiliki tiga masukkan yaitu Cin, A, dan B. Gambar 10 adalah Tabel kebenaran dan Gambar 11 adalah simbol blok Full-adder.
Gambar 10 Tabel Kebenaran Full-adder
Gambar 11 Simbol Blok
nilai S dapat dicari dengan S = Ā. ͞B. Cin + Ā. B. ͞Cin +A. ͞B. Cin +A.B.Cin. Nilai Cout dapat dicari dengan Cout = Ā.B.Cin +A. ͞B . Cin +A. B. ͞Cin +A.B.Cin. Full-adder memiliki rangkaian logika seperti pada gambar tapi bisa juga tersusun dari penambah setengah dan gerbang gerbang OR seperti ditunjukkan pada gambar 12. Full-adder memiliki diagram logika yang menggunakan XOR, AND dan OR seperti pada gambar 13.
Gambar 11 Full-adder terdiri dari Half-adder dan gerbang logika OR
Gambar 12 Diagram logika Full-adder
Full adder jika dirangkai seperti pada gambar maka dapat digunakan untuk menjumlahkan adder sebanyak 4 bit.
c. Half-Subtractor
Half-subtractor adalah rangkaian aritmatika yang digunakan untuk mengurangi dua buah bit. Rangkaian ini terdiri dari dua buah keluaran yang satu untuk jumlah dan satu lagi untuk pindahan. Gambar 14 adalah tabel kebenaran dan gambar 15 adalah simbol blok.
Gambar 14 Tabel kebenaran Half-Subtractor
Gambar 15 Simbol Blok
Bentuk Boolen dari perbedaan tersebut adalah D= Ā. B + A. ͞B dan pinjaman adalah B0=Ā . B. Bila dilihat dari tabel kebenaran terlihat bahwa perbedaan memiliki pola seperti gerbang logika XOR dan Pembawa memiliki pola seperti ada inverter sebelum input A pada gerbang logika AND sehingga kita hanya membutuhkan sebuah gerbang logika XOR 2-Masukkan untuk menghasilkan keluaran perbedaan tersebut dan inverter sebelum input A gerbang logika AND serta sebuah gerbang logika AND 2-Masukkan untuk menghasilkan keluaran pinjaman tersebut. Sehingga Half-subtractor memiliki gerbang logika seperti digambar 16.
Gambar 16 Gerbang Logika
d. Full Subtractor
Full subtractor adalah rangkaian aritmatika yang dapat digunakan untuk mengurangkan 3 bit untuk menentukan perbedaan dan pinjaman pada output. Full subtractor digunakan untuk semua harga bagian biner kecuali bagian 1-an. Full subtractor memiliki tiga masukkan yaitu Bin, A, dan B. Gambar 17 adalah Tabel kebenaran dan Gambar 18 adalah simbol blok Full subtractor.
Gambar 17 Tabel Kebenaran
Gambar 18 Simbol Blok Full Subtractor
nilai D dapat dicari dengan D = Ā. ͞B. Bin + Ā. B. ͞Bin +A. ͞B. ͞Bin +A.B.Bin. Nilai Bout dapat dicari dengan Bout = Ā. ͞B.Bin + ͞A. B . ͞Bin + Ā. B. ͞Bin +A.B.Bin. Full subtractor tersusun dari pengurangan setengah dan gerbang gerbang OR seperti ditunjukkan pada gambar 19. Full subtractor memiliki diagram logika yang menggunakan XOR, AND, Inverter dan OR seperti pada gambar 20.
Gambar 19 Full Subtractor terdiri dari Half-Subtractor dan Gerbang OR
Gambar 20 Diagram Logika Full Subtractor
Jika Full subtractor dirangkai seperti gambar maka dapat digunakan untuk pengurangan biner 4 bit.
Gambar 21 pengurangan biner 4 bit
e. Controlled Inverter
Controlled inverter dibutuhkan ketika sebuah adder digunakan seperti sebuah subtractor.pengurangan tidak lain adalah penambahan komplemen 2 dari subtrahend ke minuend. Jadi, itu langkah pertama menuju implementasi praktis dari subtractor adalah menentukan pelengkap 2 dari pengurang. Dan untuk ini, pertama-tama perlu menemukan komplemen 1. Controlled Inverter digunakan untuk menemukannya 1 pelengkap. Controlled Inverter satu-bit tidak lain adalah gerbang logika EX-OR dua input dengan salah satu input diperlakukan sebagai input kontrol, seperti yang ditunjukkan pada Gambar 22(a). Ketika input kontrol RENDAH, input bit diteruskan ke output. Saat input kontrol adalah TINGGI, bit input akan dilengkapi pada output. Gambar 22 (b) menunjukkan delapan bit dikontrol inverter tipe ini. Ketika input kontrol RENDAH, output (Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 sama dengan input (A7 A6 A5 A4 A3 A2 A1 A0. Ketika input kontrol TINGGI, outputnya adalah komplemen input 1. Sebagai contoh, 11010010 pada input akan menghasilkan 00101101 pada output ketika output input kontrol dalam keadaan logika '1'.
Gambar 22 Rangkaian Controlled Inverter
Gambar 23 Rangkaian Simulasi Half-Adder
Prinsip Kerja
Logika A masuk ke input A gerbang logika XOR dan AND. Lalu Logika B masuk ke input B gerbang logika XOR dan AND. Gerbang Logika XOR akan mengeluarkan output yang akan menjadi nilai penjumlahan atau nilai S. Output gerbang logika AND akan menjadi nilai pembawa atau C.
Gambar 24 Rangkaian Simulasi Half-adder dengan gerbang NAND
Prinsip Kerja
Rangkaian di atas merupakan rangkaian Half-Adder dengan gerbang logika AND. Logika A (Logicstate atas) akan masuk ke kaki A gerbang logika U1A dan kaki A gerbang logka U1B. Logika B (logicstate bawah) akan masuk ke kaku B gerbang logika U1A dan kaki B gerbang Logika U1C. Kemudian U1A akan mengeluarkan logika yang kemudian logika tersebut masuk ke kaki B U1B, kaki A U1C serta kaki A dan B gerbang logika U2A. Output Dari U1B menjadi input kaki A U1 D dan output U1C menjadi input kaki B U1D. Output dari U1D akan menjadi nilai S dan output U2 A menjadi nilai C.
Gambar 25 Rangkaian Simulasi Full-Adder
Prinsip Kerja
Logika Cin masuk ke input A Gerbang Logika XOR U3 dan AND U6. Logika A masuk ke input A gerbang logika XOR U4 dan AND U5. Lalu Logika B masuk ke input B gerbang logika XOR U4 dan AND U5. Output gerbang logika XOR U4 akan masuk ke input B Gerbang logika XOR U3 dan AND U6. Output XOR U3 akan menjadi nilai penjumlahan atau S. Output gerbang logika AND U6 akan masuk ke input A gerbang logika OR U7. Nilai output dari gerbang logika AND U5 akan menjadi input B dari gerbang logika OR U7. Output gerbang logika OR U7 akan menjadi nilai pembawa atau C.
Gambar 26 Rangkaian Simulasi Full-adder 2
Prinsip Kerja
Rangkaian Kiri. logika A' akan masuk ke kaki A U3 dan kaki A U4, Logika B' akan masuk ke kaki B U3 dan kaki B U5, logika Cin akan masuk ke kaki C U3 dan kaki C U6, logika A akan masuk ke kaki U5 dan U6, Logika B akan masuk ke kaki B U4 dan kaki B U6, dan Logiika Cin' akan masuk ke kaki C U4 dan kaki C U5. Kemudian output dari U3 akan masuk ke kaki A U7, output U4 akan masuk ke kaki B gerbang logika U7, Output U5 akan masuk ke kaki C U7, dan output U6 akan masuk ke kaki D U7. Kemudian Output dari U7 merupakan nilai S.
Rangkaian kanan. Logika A akan masuk ke kaki A U8 dan U10 lalu logika B akan masuk ke kaki U8 dan kaki A U9 dan logika Cin akan masuk ke kaki B U9 dan U10. Kemudian output dari U8 akan masuk ke kaki U11, output U9 akan asuk ke kaki B U11 dan output U10 akan masuk ke kaki C U11. Lalu output U11 merupakan nilai Cout.
Gambar 27 Rangkaian Simulasi Half-Subtractor
Prinsip Kerja
Logika A masuk ke input A gerbang logika XOR dan ke inverter sehingga nilai logika A dibalik lalu masuk ke gerbang logika AND. Lalu Logika B masuk ke input B gerbang logika XOR dan AND. Gerbang Logika XOR akan mengeluarkan output yang akan menjadi nilai perbedaan atau nilai D. Output gerbang logika AND akan menjadi nilai peminjam atau B0. 
Gambar 28 Rangkaian Simulasi Full Subtractor
Prinsip Kerja
Logika Bin masuk ke input B Gerbang Logika XOR U11 dan AND U6. Logika A masuk ke input A gerbang logika XOR U12 dan ke inverter U13 sehingga nilai logika A berubah menjadi kebalikkannya lalu masuk ke input A gerbang Logika AND U15. Lalu Logika B masuk ke input B gerbang logika XOR U12 dan AND U15. Output gerbang logika XOR U12 akan masuk ke input A Gerbang logika XOR U11 dan ke inverter untuk mengganti nilai logikanya menjadi sebaliknya lalu masuk ke gerbang logika AND U16. Output XOR U11 akan menjadi nilai perbedaan atau D. Output gerbang logika AND U16 akan masuk ke input A gerbang logika OR U17. Nilai output dari gerbang logika AND U15 akan menjadi input B dari gerbang logika OR U17. Output gerbang logika OR U17 akan menjadi nilai peminjam atau B.
Gambar 29 Rangkaian Simulasi Controlled Inverter
Prinsip kerjasaat logika control aktif rendah (berlogika 0), Logika Control akan masuk ke kaki A setiap gerbang logika XOR, dan logika A akan masuk ke masing masing gerbang logika XOR, maka nilai setiap Y akan sama dengan inputnya yaitu A.
Saat logika control aktif tinggi (berlogika 1), Logika Control akan masuk ke kaki A setiap gerbang logika XOR, dan logika A akan masuk ke masing masing gerbang logika XOR, maka nilai setiap Y akan berlawanan(inveter) dengan inputnya yaitu A.
1. Rangkaian Download Disini
2. Video Download Disini
3. Video 2 Download Disini
4. HTML Download Disini
Tidak ada komentar:
Posting Komentar